Simulation ok, aber ...

Hallo Uli,

also mir fällt auf, dass der FET (vom Symbol her) verkehrt drin liegt: Der Gate-Strich liegt zum Sourceanschluss und dieser sollte bei so einer Schaltung ja wohl der Eingang sein. Damit würde sich die "negative Verstärkung" auch erklären lassen.

FET kaputt?

... ich frag ja nur ...

73 Daniel DM3DA

Hallo Uli,

ich habe öfters bei FETs Drain und Source vertauscht ohne daß ein Unterschied in der Funktion feststellbar war. Ich weiß aber nicht ob das generell bei allen FET-Typen zulässig ist. Deine Simulation scheint das bei diesem Typ auch zu bestätigen.

73, Jakob, DL2GN

Hallo Uli,

Zitat von DF5SF

Eingangswiderstand = Ausgangswiderstand = 50 Ohm

Eingangswiderstand ist 1/Steilheit (~20mS) und nahe 50Ohm. Die Parallelschaltung aus FET-Ausgangswiderstand (~2...4kOhm), 470Ohm Drainwiderstand und Drossel-Blindwiderstand gibt den Ausgangswiderstand, ein recht hochohmiger Wert.

Zitat von DF5SF

Die Simulation (mit LTSpice) ergibt eine ähnliche Verstärkung.

Die Simulation zeigt die Spannungsverstärkung der Stufe, einfach zu berechnen aus dem Verhältnis Ausgangswiderstand (~400Ohm) zu Eingangswiderstand (~50Ohm). Die Verstärkung ist ungefähr 8 (~18dB). Mit einem Quelleninnenwiderstand von 50Ohm gehen durch die Leistungsanpassung am Eingang nochmal 6dB verloren und es bleiben 12dB, genau wie die Simulation vorhersagt, übrig.

Zitat von DF5SF

Aber die Realität sieht anderst aus:
Verstärkung ca. -2dB (=Dämpfung). Woran kann das liegen ?
Warum zeigt die Simulation etwas anderes als die Realität ? Aufbau wurde mehrmals kontrolliert.

Die gemessenen Verstärkung von -2dB ist auch in Ordnung. Der Netzwerkanalyzer belastet den Verstärker mit 50Ohm wodurch der gesamte Lastwiderstand < 50Ohm wird. Berechnet man nun die Verstärkung aus dem Verhältnis Lastwiderstand (<50Ohm) zu Eingangswiderstand (~50Ohm) liegt diese unter 1 womit eine "Dämpfung" korrekt ist.
Drain und Source lassen sich bei JFETs normalerweise vertauschen.

Lbr Uli,

also eine für die Praxis sinnvolle Verstärkung erhälst Du bei dieser Schaltung nur, wenn zwischen dem Auskoppelkondensator und der Last von 50 Ohm noch eine Abwärtstransformation vorgesehen wird. Nur bei einer hochohmigen Last kann diese Schaltung verstärken.

Um einen Ausgangstrafo zu vermeiden, kannst Du ja mal als zweite Stufe einen Emitterfolger oder einen FET-source follower hinter diesen Verstärker schalten, also einen Verstärker mit hochohmigem Eingang, dann wirst Du an 50 Ohm die Verstärkung des ersten FET messen können.

OK?

Zitat von DF5SF

Woran kann das liegen ?
Warum zeigt die Simulation etwas anderes als die Realität ?

Weil deine Simulation nicht die Ralität abbildet!
Deine Simulation zeigt an "Out" die Ausgangsspannung an einer gegen unendlich hochohmigen Last.
Es fehlt ein 50 Ohm Lastwiderstand von "Out" nach GND - nämlich der Eingangswiderstand deines Analyzers.

Ich rate dir auch dazu, bei der Signalquelle den Innenwiderstand 0 Ohm zu wählen und stattdessen den Innenwiderstand als Widerstand in Serie zur Quelle zu schalten. Dann gelingt es dir auch viel besser die Spannungsverhältnisse zwischen Quelle und Ausgang zu bewerten.

Anbei die Schaltung und Simulation mit Lastwiderstand. Und siehe da, die Lücke zwischen Simulation und Realität ist weg.
Wie heißt es so schön: die Summe aller Reinfälle nennt man Erfahrung.

73, Günter

Zitat von DF5SF

Auch dass man das Messgerät in die Simulation einbeziehen muss.

Und nicht nur in der Simulation auch in der Praxis muss die Messanordnung einbezogen werden, Uli.
Jedes angeschlossene Messgerät verändert auch in der Realität Eigenschaften einer Schaltung.
Der abgelatschte Spruch "Wer misst, misst Mist" trifft nämlich nur dann zu, wenn die Einflüsse der Messanordnung auf das gemessene Ergebnis nicht als Messfehler berücksichtigt werden.

73, Günter