Auf der Suche nach einem günstigen PLL-Baustein bin ich auf den SI5351 gestossen,
den ich hier zur Diskussion stellen möchte.
Der Chip ist relativ neu (letztes Jahr auf der Electronica vorgestellt), macht aber einen sehr guten Eindruck.
Preis bei Digikey 1,07€. Allerdings wird noch ein Quarz benötigt.
Für meine Aufgabe (Testgenerator für leitungsgebundene Störungen) ist das Teil ideal.
Eignet sich evtl. auch als VFO-Ersatz. Ob es vom Phasenrauschen her reicht kann ich "aus dem Bauch heraus"
nicht beurteilen. Daher auch der Eintrag hier im Forum.
Mich würde interessieren wie man die optimalen Teilerverhältnisse zwischen VFO- und Nachteiler bestimmt.
Im Augenblick versuche ich den Nachteiler immer als Integer-Teiler zu betreiben, den VFO-Teiler im Fraktional-Modus.
Hat jemand eine Idee welche "Fraktional"-Verhältnisse das schlimmste Phasenrauschen verursachen?
Dann könnte ich damit entsprechend Messungen machen, wobei mir dafür auch nur ein HM3010 zur Verfügung steht.
Für den Chip habe ich ein Testboard gemacht, wo außer einem Level-Translator (5V/3,3V), Spannungsregler 3,3V
und dem SI5351 eigentlich nicht viel drauf ist.
Das Datenblatt vom SI5351 kann ich leider nicht anhängen, zu groß, ich verwende die 10-PIN MSOP Ausführung.
Platine und Bauteile kann, falls Interesse besteht, in kleinen Mengen zur Verfügung stellen.
73 de Dieter DD5DD