Red Pitaya - SDR - Erfahrungsaustausch gesucht

Hallo Markus,
Kurze Frage zu Deinem Uebersprech-Post:
War der andere Kanal einfach offen? 5MHz von RP DACs oder externem Signalgenerator? Meine vorhergehenden Messungen hatten ca. -60dB Croostalk ergeben. Allerdings an den DAC Ausgaengen und mit externem Spec gemessen. Muesstest Du nicht fairerweise den anderen ADC Eingang wenigstens in 50Ohm terminieren?

Hallo Uwe,

beide Eingänge waren beschaltet.

Am Eingang A hing der FA-VA3 mit 5MHz (ca. 4dBm)
Am Eingang B hatte ich den FA-Testgenerator, wobei das Gerät zu dem Zeitpunkt der
Messung ausgeschaltet war.

Wenn ich beide Signale einspeise, ist die Spektrale Linie trotzdem vorhanden.

Siehe Bilder im Anhang.

Ich habe die VA Frequenz auf 6MHz geschoben, damit man die 5MHz Linie des
TG mit 10MHz Signal sieht. Ih habe sie mit einem x gekennzeichnet.

Gruß
Markus

Hallo Markus,
habe noch etwas herumgesucht. Der Red Pitaya scheint LTC2145-14 als ADCs zu verwenden. Lt. Datenblatt ist der Crosstalk bei 10MHz Input mit Amplitude = -1dBFS mit -110dBc spezifiziert. Wenn ich mich nicht verrechnet habe, ist Amplitude_in[V_peak] = pow(10, Amplitude_in[dbFS] / 20) * Amplitude_FullScale[V_peak] = pow(10, -1 / 20) * 1V = 0.89V_peak. D.h. um die Crosstalk-Werte mit dem Datenblatt vergleichen zu koennen, muss in einen ADC Kanal ein +9dBm 10 MHz Sinus rein. Der andere Kanal duerfte dann dieses Signal gerade mal mit -101dBm anzeigen.
Was mir nicht ganz klar ist: Muss der andere Kanal am Eingang mit 50Ohm terminiert werden? Schliesslich sind die Eingaenge mit 1MOhm ja sehr hochohmig. Das Datenblatt von Linear schweigt sich leider darueber aus, wie die Crosstalk Messung gemacht wurde. Ich habe es gestern nicht mehr in den Bastelkeller geschafft. Vielleicht klappt es ja heute, dann werde ich mal versuchen, die eben skizzierte Messung mit einem 50Ohm-terminierten Eingang durchzufuehren.

PS: Habe nun eine Debian-basierte virtuelle Maschine mit Vivado am laufen. Ich will als naechstes schauen, ob ich den offiziellen Red Pitaya FPGA Bitstream erzeugen kann. Dann steht eigenen Gehversuchen mit dem FPGA nichts mehr im Wege ...

Hallo Uwe,

wie hast Du Deine VM mit debian konfiguriert?
RAM/CPU/DISK.

Ich habe einen NB mit 4GB RAM und einen mit 8GB RAM.
Beide unter SUSE 13.1 mit x86_64 OS.

Meinst Du dass ich auf der 4GB Maschine eine 2GB VM
für diesen Zweck konfigurieren könnte.

Wie ist Deine Erfahrung was die Eckdaten für die Vivado
Installation angeht.

Bis Dato hatte ich nur FPGA SW für Altera (Quartus Webedition) auf
meinen Systemen. Xilinx habe ich bewusst vermieden.

Gruß
Markus

Hallo Markus,
Ich habe auf Laptop mit Windows 7 und 8GB RAM installiert, CPU ist Core i5 mit zwei Kernen, also vier CPUs. Im BIOS vorher Hardware Virtualisierung VT-x angeschaltet. Dann die VM mit 2GB RAM und wie von Pavel empfohlen 33GB disk installiert. Nach der Installation waren noch ca. 16GB uebrig. Weiter bin ich noch nicht gekommen.

Hallo Uwe,

gibt es das Vivado-Packet nicht auch für Windows?
Oder hast Du wegen den GCC ARM-Tools für das
Compilieren auf Linux gesetzt?

Gruß
Markus

Hallo Markus,
Ja, Vivado gibts auch fuer 64bit Windows. Aber der Red Pitaya spezifische Build Prozess laeuft halt ueber Makefiles. Den FPGA Teil koennte man theoretisch auch als Vivado Projekt dierkt aus der IDE bauen. Aber ich glaube mich zu erinnern, dass die Red Pitaya Leute selbst gesagt haben, dass das Projekt File "broken" ist, weil auch sie Fokus auf Makefile basierten Build haben. Ausserdem wie Du bereits gesagt hast, ist es auch interessant, den GNU ARM Cross Compiler noch zu haben. Den gibts wohl auch fuer Windows, aber das waere mir alles zu aufwaendig, dass einzurichten.
Heute schaffe ichs definitiv noch in den Keller. Warte nur noch, dass unsere beiden Jungs die Augen endlich zugemacht haben ...

Hallo Markus, liebe Forenten,
ich habe die Crosstalk Messung gemacht und kann Markus' Messungen bestaetigen: ADC Kanal 2 erhaelt einen 0dBm 1MHz Sinus von DAC Kanal 2, ADC Kanal 1 ist einfach in 50Ohm terminiert, DAC Kanal 1 ist nicht angeschaltet. Das Signal von Kanal 2 taucht nun mit ca. -55dBc auf ADC Kanal 1 auf. Das ist meilenweit von den -110dBc aus dem Datenblatt entfernt. Ich habe versuchshalber einen Streifen Weissblech zwischen die beiden ADC SMA Buchsen bis zum Kuehlkoerper geschoben und auf Masse runtergedrueckt. Hat aber nichts gebracht. Vielleicht sind die beiden in ADC Frontends vorhandenen Jumper das Problem? Oder das ADC Frontend gibt einfach nicht mehr Trennung zwischen den Kanaelen her.

Liebe Forenten,
Hier nun noch Ergebnisse bezueglich des gestoerten Spektrums von ca. DC bis 100 kHz.
Ich habe mir aus einer kleinen Drossel und einem SMA Connector einen kleinen Schnueffel-Sensor
zusammengeloetet und den an den Spek angeschlossen. Den Sensor habe ich dann vertikal zwischen die beiden ADC Buchsen gehaltet, da gab es den groessten Ausschlag.
Anbei drei Bilder. Einmal als der Red Pitaya nicht an war, einmal RP angeschaltet aber
Luefter abgeklemmt und dann mit laufendem Luefter.
Fazit: Ich brauche eine andere Loesung, um das Board zu kuehlen. Ein Versuch, die ADC Eingaenge mit Weissblech abzuschirmen, hat nix gebracht.

Hallo Wolfgang,
hallo Uwe,

war am WE unterwegs, so dass ich micht "Spielen" konnte ;-).

Wolfgang - Hat es mit dem RP SD-Image und dem Vergrößern der Partition geklappt?

Uwe - Werde es erst heute Abend schaffen weiter zu machen. Interessant ist ob Wolfgangs
Einwand mit den Verstärkern - dann eine Verbesserung erzielt wird, wenn Du die Schirmung
zwischen den beiden ICs anbringst, falls es das Layout der Platine zulässt.
Den Lüfter kann man Ja auch extern speisen. Ich habe meinen Lüfter an den 5V der linken IO-Leiste
angeschlossen (Pin #1), wenn die SMA-Buchsen nach oben zeigen.
Habe aber nicht im unteren Frequenzspektrum nach Störungen gesucht.

Gruß
Markus

Hallo Wolfgang und Markus,
ich werde im August eventuell Zugriff auf eine CNC Fraesmaschine haben. Mir schwebt ein massiver (15 - 20mm dick) Alu-Kuehlkoerper in der Groesse des gesamten Red Pitaya Boards vor, der zum einen den SoC passiv kuehlt und andererseits die beiden ADC Eingaenge gegeneinander schirmt. Wenn sich da etwas tut, schreibe ich hier wieder. Ansonsten habe ich nun zum ersten Mal den zum LED Blink Beispiel von Pavel gehoerenden FPGA Bitstream gebaut. Ausprobiert habe ich es noch nicht, aber die Vivado/GCC Tool-Chain scheint zu funktionieren.
Vielen Dank nochmal an Wolfgang fuer die Ermittlung der ADC Frontend Chips.

Hallo Uwe,

hast Du schon Dir eine CAD-Zeichnung erstellt, oder musst Du noch diese Fleißarbeit machen?
Mußt Du Dich selber an die Maschine stellen, oder kann die CAD/CAE Daten lesen und gleich
mehrere Stück rausspucken.

Ich wäre an zwei solchen Kühlkörpern interessiert, falls Dein Aufwand sich in Grenzen hält.

Ich selber hätte auch die Möglichkeit vorort sowas in Auftarg zu geben, müsste aber erst die Leute,
die dies machen darauf ansprechen, da ich sie noch nicht persönlich kenne.

Wir haben die feinsten Gerätschaften für sowas, allerdings benötige ich einen genauen und maschienen-
lesbaren Plan für die Herstellung und muss natürlich auch eine Lücke finden in der dies machbar wäre.

Leider bin ich noch kein Experte für die diversen CAD/CAE Formate und müsste mich erst schlau machen,
in welcher Art die Vorlage zu sein hat.

Also sollte es bei Dir aus irgendwelchen Gründen nicht klappen, so kannst Du mich bitte darauf nochmals
ansprechen und ich werde meine Fühler in der Firma ausstrecken.

Gruß
Markus

Hallo Markus,
ich habe nur eine grobe Idee. Ausgangspunkt sind die technischen Zeichnungen des Red Pitaya. Da ich im Keller noch einen 25mm dicken Alublock hatte, habe ich angefangen, damit einen Prototyp auf meiner Proxxon Handfraese zu bauen. Bisher habe ich den Block geplant und sechs 3.5mm Befestigungsloecher angebracht. Nun bin ich am gruebeln, wie ich die Innereien am besten ausfraese, damit a) ein guter Waermekontakt zum SoC gemacht werden kann und b) der mechanische Druck auf diesen SoC nicht zu gross wird und c) eine verbesserte Abschirmung im ADC Frontend gelingt. Da ich in dieser Komplexitaet bisher auch nicht gefraest habe, wird das wohl etwas dauern. Besonders schwierig ist der abgestufte Teil vorn bei den SMA Buchsen. Ausserdem ist sehr wenig Platz zwischen SMA Buchsen, IDC Connectoren und den vorderen Befestigungsloechern. Mal sehen wie ich das loesen kann.

Hallo Uwe,

das hört sich nach erheblicher Arbeit an, vorallem was das Ausmessen angeht.

Hast Du denn schon den Kühlkörper abmontiert?

Im kalten Zustand hält er sehr fest. Ich habe heute die beiden Stifte herausgenommen,
konnte aber den KK nicht ohne Kraftaufwand entfernen, was ich mir verkniffen habe.

Werde morgen versuchen den FPGA vorzuheizen und dann nochmals den Versuch
nach der Stromabschaltung vernehmen. Manchmal sind die Wärmepasten/Pads dann
weich und lassen sich besser handhaben.

Ich bin der Meinung, das ein KK wie im Anhang angedeutet ausreichen würde.

Mir persönlich würde ein Cu-KK mehr zusagen, wobei das natürlich die teurere und
auch mechanisch schwerere Lösung ist.

Aufgrund des Gewichts werden möglicherweise die beiden Befestigungslöcher nicht
nehr ausreichen und mann muss dann doch die Ecklöcher hinzunehmen.

Damit würder der KK größer und auch noch höcher vom Aufbau, wenn man die IO-Ports
nicht zudecken, sondern weiterhin benützen will.

Werde mir auch dazu Gedanken machen.

Man könnte ja einen Abdruck mit einer plastelinartigen-Masse machen, oder man hat Zugang
zu einem 3D-Scanner, der die Oberfläche abtastet und damit ein genaues Modell erstellt.

Bin gerade noch am Überlegen, während ich diese Zeile schreibe. Wir werden sehen, was
dabei rauskommt.

Bis dahin

Grüße
Markus

Hallo Markus,
mit dem kleineren Kuehlkoerper hatte ich auch schon mal ueberlegt. Vielleicht ist das der bessere Anfang. Zufaelligerweise habe ich noch zwei massive Messingbloecke (ca. 25mm dick), die, wenn ich zwei Ecken abschneide, so wie im angehangenen Bild draufpassen wuerden. Ich werde heute Abend mal probieren.
Ich hatte gestern Abend den Kuehlkoerper abbekommen. Unten drunter befindet sich der LTC2145, das Zynq SoC und noch ein 125MHz TCXO. Der Kuehlkoerper ist mit einer weisslichen Waermeleitpaste aufgebracht, die bei mir recht weich ist.

Hallo Uwe,

bei mir war der RP-FPGA nach Anbringen eines 5V RPi-Lüfters (30mmx30mm) oberhalb des KK
nur 48°C warm, laut SW-Monitor. Dabei habe ich die Web-Spec.-App am laufen gehabt (bei 62,5MHz).

Somit ist der Kühlbedarf nicht so hoch, wenn der kleine Lüfter schon soviel Abkühlung bringt (von 78°C aub 48°C).

Ich habe allerdings übersehen, dass ja onboard bereits ein Lüfteranschluß vorliegt und habe mich deshalb an
Pin #1 (+5V) der linken Leiste drangehängt.

Bei den RP Gehäusen, die es bei Reichelt, Pollin und Elektor gibt, ist ja eine Lüfterhalterung vorhanden.

Hast Du eigentlich überprüft ob Dir der Lüfter über die Spannungsversorgung oder über seine Kommutierung
die Störungen im unteren Frequenzband macht?

Gruß
Markus

Zitat von DL8MBY

Hast Du eigentlich überprüft ob Dir der Lüfter über die Spannungsversorgung oder über seine Kommutierung
die Störungen im unteren Frequenzband macht?

Nein. Du meinst, den Luefter testweise nicht vom Red Pitaya aus bestromen? Kann ich mal probieren. Generell waere mir aber eine passive Kuehlung lieber (Geraeusch-Pegel, ...).

Uwe,

genau das meine ich.

Mir ist es passiv auch lieber, aber vielleicht ist diese Info für andere vom Nutzen.

Gruß
Markus