Forum der DL-QRP-AG für QRP und Selbstbau im Amateurfunk

He leute ich bin ein absouluter neuling was die frage DDS betrifft und hoffe hir ein paar Antworten dazu zu bekommen.
Ich habe ein paar fragen zu dem AD 9912 und ich habe auch schon gesehen das ihr was mit dem AD9912 gebastelt habt. Ich wollte den DDS System
clock mit einem 20MHz Quarz erzeugen und den durch den PLL Multiplier (40) auf 400MHz
bringen meine Frage ist das möglich oder nicht (die Augangsfrequenz soll 400 MHZ betragen). Die zweite Frage ist ich
möchte mit einem ATmege 128 mit der DDS kommunizieren(lesen und
schreiben von daten) welche pins weren dazu benötigt und wie realisiere
ich das ? (SDIO,RESET,SDO CLKMODESEL) Ich will mit ihm über spi kommunizieren, ich habe nu mal einen schaltplan gesehen im FA 04/08 wo halt ein paar R zwischen der DDS und dem µC sind wenn diese benötigt werden kann mir einer sagen wozu.
Achja noch eine Frage hat jemand von euch vielleicht das Modell des AD9912 als lib für Eagle da und kann es mir schicken ?
Danke

Danke ich meine meine ja auch mit den 400 MHz das Ausgangssignal das AD9912 d.h. also ich muss einen 25 Mhz Quarz nutzen mit einem Multilpier von 40 ich danke dir hast mir sehr geholfen

Hi Leute ich habe noch mal eine Frage kann mir evt. jemand die Seiten vom FA 04/08 und 03/08 mit dem Thema war High End DDS VFO mit dem AD9912 von AD kopieren und schicken wäre echt hilfreich Danke

He leute habe meine DDS soweit aufgebaut das sie laufen sollte aber es sind noch ein paar fragen offen bezüglich einiger PINS S1-S4 ich habe ja an den SYSCLK ein 25MHz Quarz angelegt um eine Ausgangsfrequenz von 400 MHz zu bekommen, weil ja der interne DDS Takt 1000MHz betragen muss um so eine ausgangsfrequenz zu bekommen. Meine Frage wozu dienen die PINS S1-S4 oder ist meine vorherige annahme total falsch. wenn es nötig sein sollte kann ich auch den Schaltplan zur Verfügung stellen.

Das mit den Pins habe ich jetze verstanden d.h. aber auch das meine variante mit dem 25 MHZ quarz nit so funktioniert denn nach dem reset bekomme ich ja nur max 155.5MHz raus aber es sollen ja 400 MHz sein also das Maximum des Schaltkreise. Das heist ich muss das IO regbit (0) beschreiben damit ich meine 400MHz bekommen und CLKMODSEL (0) und BIPOLAR EDGE DETECTOR (0) damit ich denn auf mein MHz komme. (Page 19 Figure 44) ist das richtig?
So leute ich hänge mal eine PDF mit meinen Schaltplan an diese Nachricht, ich würde mich sehr freuen wenn sie den jemand anschauen kann ob man das alles so machen kann aber ich denke mir mal schon. Ich habe den I/O Update pin weggelassen weil ich in beide richtungen arbeiten muss CLKMODSEl ist auch nich vorhanden d.h. es ist eine null am Pin vorhanden. Ich hoffe ihr könnt mir dabei weiter helfen und mit fachmännischen Rat zur Seite stehen danke leute.
PS. Die R an den PINS SCLK SDIO CSb MOSI und MISO sind noch nicht vor handen aber es solten R mit dem Wert von 2,2K Ohm reichen denke ich und der Filter am DAC Out ist auch schon in Planung. PIN 2 habe ich grade in meiner Schaltung angeschlossen sorry .